کرسٹل آسیلیٹرز میں فریکشنل فریکوئنسیوں کے لیے ڈیزائن کے اصول اور انتخاب کے تحفظات

ڈیزائن کے اصول اور انتخاب کے تحفظات کرسٹل اوسیلیٹرز میں فرکشنل فریکوئنسی کے لیے

ہارڈ ویئر کلاک سسٹم کے ڈیزائن میں، انجینئرز کو اکثر بظاہر "بے قاعدہ" کرسٹل آسکیلیٹر فریکوئنسیوں کی ایک کلاس کا سامنا کرنا پڑتا ہے، جیسے کہ 11.0592 MHz، 3.579545 MHz، اور 19.6608 MHz۔ اعشاریہ اجزاء کے ساتھ ان تعددات کا انتخاب من مانی نہیں کیا جاتا ہے، بلکہ مواصلاتی پروٹوکول، فریکوئنسی-تقسیم کی رکاوٹوں، اور نظام-سطح کے معکوس تقاضوں پر مبنی ڈیزائن پر غور کرنے کا ناگزیر نتیجہ ہیں۔ بنیادی اصولوں سے شروع کرتے ہوئے، یہ مضمون جزوی تعدد کی تخلیق کے پیچھے منطق کا تجزیہ کرتا ہے اور اجزاء کے انتخاب کے لیے اسکریننگ کے عملی طریقے فراہم کرتا ہے۔

• فریکشنل فریکوئنسی پوائنٹس کی بنیادی ڈیزائن منطق

سسٹم کلاک سورس کے طور پر، کرسٹل آسکیلیٹر کا فریکوئنسی سلیکشن ہمیشہ ڈاؤن اسٹریم ڈیجیٹل سرکٹس (جیسے PLLs، ڈیوائیڈرز، اور سیریل کمیونیکیشن) کے عین مطابق وقت کی ضروریات کو پورا کرنے کے لیے تیار کیا جاتا ہے۔ فریکشنل فریکوئنسی پوائنٹس کا ظہور بنیادی طور پر مندرجہ ذیل چار قسم کے ڈیزائن کی رکاوٹوں سے ہوتا ہے:

1. خامی کو یقینی بنانے کے لیے UART انٹیجر ڈویژن کو اپنانا-مفت سیریل باؤڈ ریٹس

سیریل باؤڈ کی شرح درج ذیل فارمولے کے مطابق، انٹیجر ڈویژن کے ذریعے سسٹم کلاک سے اخذ کی گئی ہے: باؤڈ کی شرح=گھڑی کی فریکوئنسی / ڈویژن عنصر

معیاری باؤڈ ریٹ (جیسے 9600، 19200، یا 115200 bps) کو درست طریقے سے پیدا کرنے کے لیے، گھڑی کی فریکوئنسی کو کسی باقی کے بغیر تقسیم کرنے والے کے ذریعے قابل تقسیم ہونا چاہیے۔ مثال کے طور پر 1.8432 میگاہرٹز کو لے کر، 16 گنا اوور سیمپلنگ ڈویژن کے بعد:

1.8432 MHz ÷ 16=115.2 kHz، جو 115200 bps کے برابر ہے۔

اسی طرح، 11.0592 میگاہرٹز اور 19.6608 میگاہرٹز بالترتیب 6 گنا اور 10.666… گنا 1.8432 میگاہرٹز ہیں، (دراصل، 11.0592=1.8432 × 6، 19.6608=1.8432 × 10.666… ایک PLL کی ضرورت ہوتی ہے)، لیکن یہ زیادہ عام ہے کہ انہیں M5 کے لیے براہ راست clock تعدد کے طور پر استعمال کیا جائے۔ مائیکرو-کنٹرولر، اندرونی UART ڈیوائیڈر کو تقسیم کے ذریعے تمام معیاری بوڈ ریٹ جنریٹ کرنے کی اجازت دیتا ہے۔ اگر 20 میگاہرٹز کی عددی تعدد کو منتخب کیا جاتا ہے، تو اسے یکساں طور پر 115,200 سے تقسیم نہیں کیا جا سکتا، جس کے نتیجے میں مجموعی غلطی ہوتی ہے اور فریم کی خرابی یا پیکٹ کا نقصان ہوتا ہے۔

2. بائنری فریکوئنسی کے لیے سپورٹ- ڈویژن فن تعمیر گھڑی کے درخت کے ڈیزائن کو آسان بناتا ہے

فریکوئنسی جیسے 20.48 MHz، 10.24 MHz، اور 5.12 MHz سبھی کو 2ⁿ × 10 kHz (جیسے 20.48 MHz=2048 × 10 kHz) کے طور پر ظاہر کیا جا سکتا ہے۔ بائنری فریکوئنسی ڈویژن کے ذریعے ان فریکوئنسیوں کو کاسکیڈنگ کرنے کے بعد، ذیلی{11}}کلاک ڈومینز جیسے کہ 10.24 میگاہرٹز، 5.12 میگاہرٹز، 2.56 میگاہرٹز، 1.28 میگاہرٹز، وغیرہ تیار کیے جا سکتے ہیں۔ یہ نقطہ نظر بائنری کاؤنٹرز یا شفٹ رجسٹروں کا استعمال کرتے ہوئے فریکوئنسی ڈویژن کو لاگو کرنے کے لیے موزوں ہے، جس کے نتیجے میں مختلف فریکوئنسی-منقسم گھڑیوں کے درمیان اچھی طرح سے-فیز کے تعلقات اور مستقل ٹائمنگ مارجن کے ساتھ ایک سادہ سرکٹ ڈھانچہ ہوتا ہے۔ یہ تعدد عام طور پر صنعتی DSPs، PLCs اور سروو ڈرائیوز میں بنیادی تعدد کے طور پر استعمال ہوتے ہیں۔

3. تیز رفتار مواصلات اور آڈیو/ویڈیو نمونے لینے کے معیارات کو پورا کرنے کے لیے PLL کے ذریعے ترکیب کیا گیا

جدید SoCs، آپٹیکل ماڈیولز، اور ویڈیو پروسیسرز PLLs کو شامل کرتے ہیں، جو عام طور پر ایک حوالہ کے طور پر معیاری عددی تعدد (جیسے 25 MHz یا 24 MHz) استعمال کرتے ہیں اور پھر عددی تقسیم یا ضرب، یا فریکشنل تقسیم کے ذریعے مخصوص غیر-معیاری تعدد پیدا کرتے ہیں۔ عام مثالوں میں شامل ہیں:

74.25 میگاہرٹز: SMPTE معیار کے ذریعے متعین ہائی ڈیفینیشن ویڈیو سیمپلنگ گھڑی، 1080i اور 720p جیسے فارمیٹس کے لیے استعمال ہوتی ہے۔

33.1776 MHz: عام طور پر آڈیو کوڈیکس اور براڈ بینڈ RF فرنٹ-میں پایا جاتا ہے؛ جب PLL کے ساتھ استعمال کیا جاتا ہے، تو یہ 44.1 kHz یا 48 kHz آڈیو سیمپلنگ ریٹ فیملیز کو درست طریقے سے بنا سکتا ہے۔

25.000625 میگاہرٹز: بعض ایتھرنیٹ پی ایچ وائی 1 جی بی پی ایس لائن ریٹ کو سپورٹ کرنے کے لیے قطعی 125 میگاہرٹز سیریل ڈیٹا ریٹ بنانے کے لیے فریکشنل PLL کے ساتھ 25 میگاہرٹز گھڑی کا استعمال کرتے ہیں (نوٹ کریں کہ 25 میگاہرٹز کے انٹیجر ملٹیلز کو عام طور پر یہاں صرف عملی طور پر استعمال کیا جاتا ہے)۔

واضح رہے کہ فریکشنل فریکوئنسی ڈویژن ڈیٹرمنسٹک جٹر اور جعلی سگنلز متعارف کراتی ہے۔ فیز شور کے لیے حساس ایپلی کیشنز کے لیے، ترجیح ان ٹارگٹ فریکوئنسیوں کو دی جانی چاہیے جو براہ راست انٹیجر فریکوئنسی ڈویژن کے ذریعے حاصل کی جا سکتی ہیں، یا مناسب طریقے سے ترتیب شدہ لوپ بینڈوڈتھ کے ساتھ کم-شور والے PLLs کے استعمال کو۔

4. تاریخی صنعتی پروٹوکولز اور EMC تحفظات کی پابندی

تاریخی پروٹوکول: USB 2.0 48 میگاہرٹز ہائی-اسپیڈ کلاک کی وضاحت کرتا ہے۔ ایتھرنیٹ MACs 25 MHz یا 125 MHz استعمال کرتے ہیں۔ اور حقیقی-وقت کی گھڑیاں (RTCs) 32.768 kHz (2¹⁵ Hz) پر کام کرتی ہیں۔ یہ تعدد اس وقت طے کیے گئے تھے جب معیارات قائم کیے گئے تھے اور اس کے بعد سے پوری صنعت کی زنجیر میں اپنایا گیا، ڈی فیکٹو معیار بن گیا۔

برقی مقناطیسی مطابقت (EMC): انٹیجر فریکوئنسیوں کے اعلی-آرڈر ہارمونکس پاور سپلائی، RF، یا وائرلیس کمیونیکیشن بینڈ کے ساتھ اوورلیپ ہو سکتے ہیں، جو مداخلت کا آغاز کرتے ہیں۔ جزوی جزو کے ساتھ ایک آسکیلیٹر فریکوئنسی کا انتخاب ہارمونک توانائی کو منتشر یا منتقل کر سکتا ہے، اس طرح EMI کے خطرات کو کم کر سکتا ہے اور فلٹرنگ اور شیلڈنگ کے اخراجات کو کم کر سکتا ہے۔

• کرسٹل آسیلیٹر کے انتخاب میں دیگر اہم عوامل

تعدد کی قدر کے علاوہ، درج ذیل انجینئرنگ عوامل انتخاب کے لیے اتنے ہی اہم ہیں:

فیز شور اور جٹر

اگرچہ PLLs کسی بھی فریکوئنسی کی ترکیب کر سکتے ہیں، لیکن فریکشنل فریکوئنسی ڈویژن نمایاں طور پر اختتامی مرحلے کے شور اور بے ترتیب جھٹکے کے قریب-کم ہو جاتی ہے۔ ہائی-اسپیڈ آپٹیکل ماڈیولز، ملی میٹر-ویو ریڈار، یا 5G فرنٹ ہال جیسی ایپلی کیشنز کے لیے، یہ تجویز کی جاتی ہے کہ براہ راست مقامی فریکوئنسی کے ساتھ کرسٹل آسیلیٹرز کو منتخب کریں جو بعد میں ناکافی سگنل انٹیگریٹی مارجن سے بچنے کے لیے فیز شور کی خصوصیات کو پورا کرتے ہیں۔

لیڈ ٹائم اور لاگت

غیر-معیاری یا حسب ضرورت تعدد کے لیے عام طور پر طویل لیڈ ٹائم کی ضرورت ہوتی ہے اور انجینئرنگ کے اعلیٰ اخراجات ہوتے ہیں۔ قابل قبول کارکردگی کی حدود کے اندر، R&D کو کنٹرول کرنے اور لاگت کو کم کرنے کے لیے صنعت کو ترجیح دی جانی چاہیے-معیاری تعدد (جیسے عام عددی تعدد 25 میگاہرٹز، 27 میگاہرٹز، 40 میگاہرٹز، اور 50 میگاہرٹز، نیز اس مضمون میں مذکور معیاری فریکشنل فریکوئنسی)۔

گھریلو متبادل کے ساتھ مطابقت

فی الحال، گھریلو کوارٹز کرسٹل آسکیلیٹر مینوفیکچررز عام طور پر استعمال ہونے والے عددی اور جزوی معیاری تعدد کی وسیع اکثریت کا احاطہ کرتے ہیں۔ ڈیوائس کا انتخاب کرتے وقت، سپلائی کے استحکام، درجہ حرارت کی خصوصیات (جیسے ±10 ppm اور ±20 ppm)، اور لوڈ کیپیسیٹینس پیرامیٹرز پر توجہ مرکوز کریں تاکہ میزبان کنٹرولر چپ کی گھڑی کے ان پٹ کی ضروریات کے ساتھ مطابقت کو یقینی بنایا جا سکے۔

• عملی انتخاب کی سفارشات

پہلے،سسٹم کی گھڑی کی پابندیوں کا تعین کریں۔: تمام پیری فیرلز (UART, I2S, SPI, Ethernet, USB, Video) اور ان کے قابل اجازت غلطی کے مارجن کے لیے مطلوبہ گھڑی کی درست تعدد کی فہرست بنائیں۔

کرسٹل آسکیلیٹر کی بنیادی تعدد کو ریورس میں اخذ کریں:اگر مائیکرو کنٹرولر PLL میں بلٹ-ہے، تو ایک حوالہ کرسٹل آسکیلیٹر منتخب کریں جو عددی یا کم-فرکشنل تقسیم کے تناسب کے ذریعے ہدف کی تعدد پیدا کرنے کے قابل ہو۔ 100 سے کم تقسیم تناسب کے ساتھ تعدد کو ترجیح دیں اور 2 کی طاقت والے ڈینومینیٹر کو ترجیح دیں۔

تقسیم کی غلطی کی تصدیق کریں۔: حساب لگائیں کہ آیا تقسیم کی غلطی زیادہ سے زیادہ بوڈ ریٹ/سیمپلنگ ریٹ انحراف سے کم ہے جس کی اجازت پیری فیرلز (عام طور پر <±2%) ہے۔

EMI خطرے کا اندازہ لگائیں:اعلی-فریکوئنسی ہارمونکس کا سپیکٹرل تجزیہ کریں؛ اگر ضروری ہو تو، ایک فریکوئنسی پوائنٹ منتخب کریں جو انٹیجر-آرڈر ہارمونکس سے ہٹ جائے۔

دستیابی اور لاگت پر غور کریں: کارکردگی کے تقاضوں کو پورا کرتے ہوئے، مارکیٹ میں کافی دستیابی اور پیکیج کی قسم (مثال کے طور پر، HC-49S، SMD 3.2 × 2.5 mm) کے ساتھ ایک ماڈل منتخب کریں جو پیداواری ضروریات کو پورا کرتا ہو۔